인텔 "1.8나노급 18A 공정, 성능 25% ↑ 소비전력 36% ↓"

작성일 06-24

<div id="layerTranslateNotice" style="display:none;"></div> VLSI 심포지엄서 논문 공개... 올 연말 '팬서레이크'부터 양산 
 <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> 
 <section dmcf-sid="tsm5CMphR6">
 (지디넷코리아=권봉석 기자)인텔은 최근 진행된 연례 글로벌 반도체 학회 'VLSI 심포지엄'에서 올 연말부터 대량생산에 들어갈 1.8나노급 '인텔 18A'(Intel 18A) 공정 개선 사항을 공개했다.
 인텔 18A 공정은 극자외선(EUV)을 활용하는 인텔 세 번째 공정이며(상용화 기준) 2021년 팻 겔싱어 전임 인텔 CEO 아래 만들어진 '4년 내 5개 공정'(5N4Y) 로드맵의 마지막 단계에 해당한다.
 <figure class="figure_frm origin_fig" contents-hash="4886d430c90bc8dd99ac3b045dae5e5d7c6519253818d20fc763437f8fffa9ce" dmcf-pid="0HGb5A41ef" dmcf-ptype="figure">
 <img alt="인텔 18A 공정에서 생산된 웨이퍼 시제품. (사진=인텔 파운드리)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154125460zvke.jpg" data-org-width="640" dmcf-mid="YMso8Gc6nd" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154125460zvke.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 인텔 18A 공정에서 생산된 웨이퍼 시제품. (사진=인텔 파운드리)
 </figcaption>
 </figure>
 인텔 18A는 공정 미세화 기술 이외에 차세대 트랜지스터 구조 '리본펫'(RibbonFET), 반도체 후면 전력 전달 기술(BSPDN) '파워비아'(PowerVia)를 모두 투입한다. 이를 통해 인텔 3 공정 대비 전력소모와 성능, 면적(PPA)에서 상당한 개선을 거뒀다는 것이 인텔 설명이다.
 PC부터 데이터센터까지 다양한 용도 겨냥
 인텔 18A는 일반 PC부터 서버, 데이터센터까지 폭 넓은 제품을 생산할 수 있도록 설계됐다. 고객사는 높이 180nm(나노미터)인 고성능(HP) 라이브러리, 저전력 용도에 최적화된 높이 160nm 고밀도(HD) 등 두 가지 라이브러리 중 하나를 선택할 수 있다.
 <figure class="figure_frm origin_fig" contents-hash="6264628965a38cbdc43a5cc54e4b377538786c127bf60ab9aeeece5f7b298eab" dmcf-pid="715V3DQ0iK" dmcf-ptype="figure">
 <img alt="인텔이 제출한 논문에 포함된 인텔 3/인텔 18A 공정 성능과 면적 비교도. (자료=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154126791jjfw.jpg" data-org-width="640" dmcf-mid="G4aHsPFOMe" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154126791jjfw.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 인텔이 제출한 논문에 포함된 인텔 3/인텔 18A 공정 성능과 면적 비교도. (자료=인텔)
 </figcaption>
 </figure>
 인텔은 VLSI 심포지엄에 제출한 논문에서 "180nm HD 라이브러리를 활용해 만든 Arm IP 기반 표준 코어로 테스트할 경우 인텔 18A 공정은 인텔 3 공정 대비 작동 전압 상승 없이 최대 25% 성능이 향상됐다"고 밝혔다.
 또 "1.1V 전압을 투입한 상태에서 같은 작동 클록으로 구동하면 인텔 18A는 인텔 3 대비 전력 소모가 36% 감소하며, 전압을 0.75V로 내리면 속도는 18% 늘어나며 전력 소모는 38% 감소한다"고 설명했다.
 새 트랜지스터·파워비아로 전력소모·면적 절감
 인텔 18A에는 게이트 올 어라운드(GAA) 방식 새로운 트랜지스터 구조인 리본펫을 적용했다. 지금까지 쓰던 트랜지스터는 전류가 흐르는 핀을 평면으로 배치하지만 리본펫은 핀을 수직으로 쌓아 올리기 때문에 트랜지스터 당 면적을 줄일 수 있다.
 <figure class="figure_frm origin_fig" contents-hash="7c906611ebd3674a672669fa8ebc5b652fe40fd8dfc5c14324db15d810dc2020" dmcf-pid="Kp0P7Odzi7" dmcf-ptype="figure">
 <img alt="인텔이 인텔 18A 공정에 적용한 새 트랜지스터 구조 '리본펫'(RibbonFET) 개념도. (사진=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154128092stgf.jpg" data-org-width="640" dmcf-mid="Ha7o8Gc6nR" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154128092stgf.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 인텔이 인텔 18A 공정에 적용한 새 트랜지스터 구조 '리본펫'(RibbonFET) 개념도. (사진=인텔)
 </figcaption>
 </figure>
 인텔 자체 조사에 따르면 인텔 18A 공정은 인텔 3 대비 차지하는 면적을 28% 가량 줄였다. 이는 과거 대비 같은 면적에 더 많은 트랜지스터를 넣어 성능을 향상시킬 수 있다는 것을 의미한다.
 트랜지스터 밀도를 끌어올리는 데는 후면 전력 전달 기술인 '파워비아'도 기여했다. 반도체를 구성하는 다이 뒤로 직접 전력을 전달해 인텔 3 공정 대비 트랜지스터 밀도를 10% 더 늘어나게 했다.
 <figure class="figure_frm origin_fig" contents-hash="01c84363cf323e83048e3b89e165276906bf521840fdd96d86121275c44e8219" dmcf-pid="VIOtleuSnp" dmcf-ptype="figure">
 <img alt="전력 공급을 효율화한 구조 '파워비아'. (사진=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154129397ommn.jpg" data-org-width="640" dmcf-mid="X8FeKSo9eM" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154129397ommn.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 전력 공급을 효율화한 구조 '파워비아'. (사진=인텔)
 </figcaption>
 </figure>
 인텔은 2023년 6월 '파워비아'(PowerVia) 구현 관련 발표 당시 "기존 공정 대비 트랜지스터의 특성과 안정성 기준, 발열 기준도 충족했다"고 밝혔다.
 <figure class="figure_frm origin_fig" contents-hash="d185ff089cfd8a4e3fa7f7c4639ca191fbe4ca983e05ee61f92c4b2efadbc8cf" dmcf-pid="4hC3vJzTd3" dmcf-ptype="figure">
 <img alt="파워비아를 적용한 인텔 18A 시제품 테스트 결과. (자료=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154130660ofeb.jpg" data-org-width="640" dmcf-mid="ZP5V3DQ0Jx" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154130660ofeb.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 파워비아를 적용한 인텔 18A 시제품 테스트 결과. (자료=인텔)
 </figcaption>
 </figure>
 인텔은 "섭씨 110도, 습도 85%도 환경에서 275시간 구동하는 테스트는 물론, 165도 환경에서 1천시간 구동, 영하 55도에서 125도까지 고온과 저온을 오가는 테스트를 750번 반복해도 고장난 시제품이 없었다"고 설명했다.
 인텔 18A, 올 연말 출시 '팬서레이크'부터 적용
 인텔은 인텔 18A의 선행 공정인 2나노급 '인텔 20A' 개발을 모두 마쳤지만 지난 해 9월 비용 절감 등을 이유로 양산은 중지했다. 당시 관련 업계는 인텔 20A 대신 대만 TSMC N3B 공정을 활용하는 선택으로 약 5억 달러(약 6천818억원) 가량을 절감한 것으로 추측했다.
 <figure class="figure_frm origin_fig" contents-hash="4e55c2e2d9f0d0b437cf0ceec4622456145848d953fb92581bc6094f086432c5" dmcf-pid="QTvuYoKGJ5" dmcf-ptype="figure">
 <img alt="팬서레이크는 1.8나노급 '인텔 18A' 공정에서 생산 예정이다. (사진=지디넷코리아)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154132049hhwc.jpg" data-org-width="640" dmcf-mid="5RNvk2HEJQ" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154132049hhwc.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 팬서레이크는 1.8나노급 '인텔 18A' 공정에서 생산 예정이다. (사진=지디넷코리아)
 </figcaption>
 </figure>
 당시 벤 셀(Ben Sell) 인텔 기술개발 부사장은 "인텔 18A로 가는 여정은 인텔 20A에서 얻은 지식을 기초로 했다. 인텔 20A를 이용해 무어의 법칙을 발전시키는 데 중요한 새로운 기술과 소재, 트랜지스터 구조를 연구할 수 있었다"고 밝혔다.
 인텔 18A 공정은 올 연말 출시될 모바일(노트북)용 프로세서 '팬서레이크'(Panther Lake)를 시작으로 고효율·저전력 E코어만 모은 서버용 프로세서 '클리어워터 포레스트' 등 생산에도 활용할 예정이다.
 <figure class="figure_frm origin_fig" contents-hash="9f7fd634f8fcae01efa9b32648ba1438b4f87fc3d22ea9b9bc0af281794a7fbc" dmcf-pid="WMxEd3OJiH" dmcf-ptype="figure">
 <img alt="올 연말 출시될 차세대 코어 프로세서 '팬서레이크' 시제품. (사진=지디넷코리아)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154133334iomw.jpg" data-org-width="640" dmcf-mid="1qcWw45rJP" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/24/ZDNetKorea/20250624154133334iomw.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 올 연말 출시될 차세대 코어 프로세서 '팬서레이크' 시제품. (사진=지디넷코리아)
 </figcaption>
 </figure>
 지난 1월에는 인텔 18A 공정에서 생산된 팬서레이크 시제품 탑재 노트북이 공개됐고 5월 '컴퓨텍스 타이베이 2025' 기간 중 팬서레이크 시제품이 일반에 공개됐다. 인텔 프로덕트 그룹 이외에 일부 외부 고객사도 인텔 18A에서 제품을 생산 예정이다.
 권봉석 기자(bskwon@zdnet.co.kr)
 </section> 
 </div> 
 Copyright © 지디넷코리아. 무단전재 및 재배포 금지.

이전

아일릿, 소녀팬 사로잡은 비결은?…팬콘 예매자 女 비율 80% 육박[초점S]

06-24
다음

"K-휴머노이드, AI 데이터 자산·인프라 구축이 관건"

06-24

등록된 댓글이 없습니다.

로그인한 회원만 댓글 등록이 가능합니다.

먹튀폴리스

인텔 "1.8나노급 18A 공정, 성능 25% ↑ 소비전력 36% ↓"

멤버랭킹

관련자료

멤버랭킹