HBM 높이 규격 완화되나… 장비업체 셈법 복잡 작성일 03-30 9 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">국제표준협의기구서 본격 논의</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="KRoQr9yOXG"> <p contents-hash="ba6e15fbc4f5ebf16470a030c6459c6796be947665b06f362e407d92cbd56ef6" dmcf-pid="9egxm2WI5Y" dmcf-ptype="general">국제반도체표준협의기구(JEDEC)가 HBM(고대역폭 메모리)의 높이를 규정한 표준을 완화하기 위해 본격적인 논의에 착수했다. 인공지능(AI) 시대 고성능 반도체로 주목받는 HBM은 D램을 여러 층 쌓아 만든다. D램을 많이 쌓을수록 처리 용량이 증가해 성능이 좋아지지만 글로벌 반도체 업계가 표준으로 정해 놓은 높이 내에 쌓아야 하기 때문에 기술적 한계가 발생한다. 정해진 높이에서 D램을 더 쌓으려면 칩 두께를 줄여야 하는데 열 관리와 수율 등 기술적 난도가 급격히 높아진다. 그렇다고 높이를 무작정 늘릴 수도 없다. HBM이 들어가는 GPU 패키지 공간이 제한적이어서 높이가 커지면 다른 부품도 설계를 바꿔야 하기 때문이다.</p> <figure class="figure_frm origin_fig" contents-hash="aed632c2a020af61e19fbf7740ac748ec70ab268ddec364316665fc94f58e448" dmcf-pid="2daMsVYC1W" dmcf-ptype="figure"> <p class="link_figure"><img class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202603/30/chosun/20260330003702471aqru.jpg" data-org-width="2085" dmcf-mid="bRoQr9yOZH" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202603/30/chosun/20260330003702471aqru.jpg" width="658"></p> </figure> <p contents-hash="43da66f40c20d1eaadab05786b10f25350d9742f5ab8b4f0d9ad1563a62eb3cf" dmcf-pid="VJNROfGhty" dmcf-ptype="general"><strong>◇하이브리드 본더 도입 늦춰지나</strong></p> <p contents-hash="17c4b373f64f74ac48bc9dad54f63f6ca9716caadc9fefb426c3719320bbfcfd" dmcf-pid="fijeI4Hl5T" dmcf-ptype="general">업계에 따르면, JEDEC는 HBM 높이를 기존보다 확대해 약 900㎛(마이크로미터·100만분의 1m) 수준까지 완화하는 방안을 검토 중인 것으로 전해졌다. HBM 높이 규격은 세대가 진화할수록 점진적으로 상향돼 왔다. 5세대 HBM3E는 약 720㎛, 최근 양산에 들어간 HBM4는 약 775㎛ 수준이다. 현재 양산 중인 HBM은 12단 제품이 주력이며, 16단 이상은 개발·검증 단계다. 향후 20단까지 고적층 HBM을 양산하려면 D램을 더 얇게 만들어야 하는데, 기술적 한계에 다다르고 있다. 이를 극복하기 위한 장비가 ‘하이브리드 본더’다. 기존 장비인 TC 본더는 D램과 D램 사이에 범프(돌기)를 넣어 이어 붙이는 방식이지만, 하이브리드 본더는 별도의 범프 없이 칩을 직접 붙일 수 있다. 칩 사이 간격을 줄여 제한된 높이 안에서 더 많은 D램을 쌓을 수 있다.</p> <p contents-hash="892ced5d2a29224734247d5aa8fdfa767058b69858bddab3aea6f68cf9b96389" dmcf-pid="4nAdC8XSZv" dmcf-ptype="general">그런데 높이 규격이 대폭 완화되면 하이브리드 본더의 도입이 늦춰질 수 있다는 전망이다. 기존 TC 본더로도 단수를 충분히 높일 수 있기 때문이다. TC 본더 시장을 장악한 한미반도체는 현재 주도권을 더 지속할 수 있을 것으로 보인다. 테크인사이츠에 따르면 한미반도체는 HBM TC 본더 시장에서 점유율 71.2%로 글로벌 1위다. 반면 하이브리드 본더를 개발 중인 후발 주자들의 부담은 커질 것으로 보인다. 상용화 시점이 늦춰지기 때문이다. 현재 한화세미텍은 2세대 하이브리드 본더 개발을 완료해 상반기 고객에게 인도해 테스트를 진행할 예정이다.</p> <p contents-hash="c67fd9873f685fc734fb799511389f238368905cfc9df9aee851a5a1554e9238" dmcf-pid="8LcJh6ZvZS" dmcf-ptype="general"><strong>◇메모리 기업들의 전략 변화는</strong></p> <p contents-hash="8362ed736756607dbada5f790debf8a4d59dfb86b6d25c47dbf43a27d0371041" dmcf-pid="6okilP5TZl" dmcf-ptype="general">반도체 업계는 HBM을 만드는 메모리 기업들의 전략도 바뀔지 주목하고 있다. 단기적으로 수익성 측면에서는 유리할 것이란 분석이다. 고가의 최신 장비 도입 시점을 늦출 수 있어 비용을 줄일 수 있고, 무엇보다 기존 공법을 그대로 사용하게 되면 수율 측면에서도 유리하다.</p> <p contents-hash="4b3bfc47cfd8b28af5da18f4d2817362b9994f46a1b2318307d5715660031989" dmcf-pid="PjrgyR3GHh" dmcf-ptype="general">다만 결국에는 하이브리드 본더 도입이 불가피하다는 것이 반도체 업계의 시각이다. 이강욱 SK하이닉스 패키지개발담당 부사장은 세미콘코리아2026에서 “20단 이상 HBM에는 하이브리드 본딩이 굉장히 필요할 것”이라고 했다. 삼성전자도 최근 엔비디아 연례 콘퍼런스에서 TC 본딩 대비 열 저항을 20% 이상 개선하고 16단 이상 고적층을 지원하는 하이브리드 본딩 기술을 공개했다.</p> <p contents-hash="ff249da98e126c0ff40625000582fbb80d529abd87f80d137cf836cece9698a3" dmcf-pid="QAmaWe0H1C" dmcf-ptype="general">관건은 주요 고객사인 엔비디아다. 삼성전자와 SK하이닉스는 엔비디아가 요구하는 성능에 맞춰 HBM을 개발해 공급하고 있다. 현재보다 대폭 성능을 높여 달라고 요구하면, 하이브리드 장비 도입 시점이 당겨질 가능성도 있다. 업계 관계자는 “표준 변화와 기술 발전 속도, 고객사 요구 등을 종합적으로 고려해 하이브리드 본더 장비 본격 도입 시점이 결정될 것”이라고 했다.</p> </section> </div> <p class="" data-translation="true">Copyright © 조선일보. 무단전재 및 재배포 금지.</p> 관련자료 이전 칩플레이션 직격탄… 소니 ‘플스5’ 가격 인상 03-30 다음 TSMC, 2028년까지 반도체 물량 완판… 삼성 파운드리 ‘대안 공급처’ 기회 잡나 03-30 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
