파네시아, 하반기 'CXL 3.2 퓨전 스위치' 샘플 칩 공급…AI 데이터센터 정조준 작성일 04-16 35 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">"세계 유일 '포트 기반 라우팅' 포함 CXL 3.2 전체 기능 구현"</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="6syAxSQ9kV"> <p contents-hash="f610eb5aa1ce6bf0b90351ba17894829386ac943149998667e267a6850861299" dmcf-pid="POWcMvx2j2" dmcf-ptype="general">(지디넷코리아=전화평 기자)인공지능(AI) 인프라 링크 솔루션 업체 파네시아가 올해 하반기 'PCIe 6.4-CXL 3.2 퓨전 스위치' 샘플 칩을 공급한다고 16일 밝혔다.</p> <p contents-hash="55d4d6d335703dffdcb2f2f52bc0ee153fbb3270f3e5005c32ab40e660e724d7" dmcf-pid="Qdj8pg0Ha9" dmcf-ptype="general">이번에 샘플 칩을 공급하는 제품은 지난해 10월 파네시아가 공개한 실리콘 샘플의 상용화 버전이다. 세계에서 유일하게 포트 기반 라우팅(PBR)을 포함한 CXL(컴퓨트 익스프레스링크) 3.2 표준의 전체 기능을 구현했다. </p> <figure class="figure_frm origin_fig" contents-hash="66ffce8c00d9280d004a561c240d2e8eefa67b99bfba89ce7a93522768630b42" dmcf-pid="xJA6UapXaK" dmcf-ptype="figure"> <p class="link_figure"><img alt="파네시아의 PCIe 6.4-CXL 3.2 퓨전 스위치.(사진=파네시아)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202604/16/ZDNetKorea/20260416151810380quqp.png" data-org-width="639" dmcf-mid="82MuWPyOgf" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202604/16/ZDNetKorea/20260416151810380quqp.png" width="658"></p> <figcaption class="txt_caption default_figure"> 파네시아의 PCIe 6.4-CXL 3.2 퓨전 스위치.(사진=파네시아) </figcaption> </figure> <p contents-hash="b9ee9a2db1a3e59f4cdfedcabb719ec6bb6f8fc6cff580382f6d1a03272b9685" dmcf-pid="yXUSA3jJcb" dmcf-ptype="general">해당 칩은 단일 칩 환경에서 PCIe와 CXL 프로토콜을 동시 지원한다. PCIe 기반 그래픽처리장치(GPU) 및 스위치, CXL 지원 중앙처리장치(CPU)와 메모리 확장 장치, AI 가속기 등 데이터센터와 고성능컴퓨팅(HPC) 시스템을 구성하는 다양한 장치를 하나로 연결할 수 있다. </p> <p contents-hash="1f0bf8f6b1aa0c34e2cebfd12ccd9d4f659ab040467d3520d57bd5e2f0b5e9f7" dmcf-pid="WZuvc0AicB" dmcf-ptype="general">이 퓨전 스위치를 활용하면 시스템 장치를 공유 가능한 풀(Pool) 형태로 분리 관리하고 애플리케이션 요구에 맞춰 조합하는 '컴포저블 아키텍처'를 랙 단위로 구현할 수 있다. 대규모 언어모델(LLM), 검색증강생성(RAG), 추천시스템(DLRM) 등 대규모 AI 서비스와 연산집약적 과학 시뮬레이션 환경에서 유휴자원 낭비를 줄여 시스템 구축비용과 운영비용을 모두 절감할 수 있다는 것이 회사 설명이다.</p> <p contents-hash="9b82f0f18b3814bc421872d2058afcb82e1a37d155015e0bd3efe44d168065a5" dmcf-pid="Y57Tkpcngq" dmcf-ptype="general">파네시아 스위치의 가장 큰 차별점은 포트 기반 라우팅(PBR)과 계층 기반 라우팅을 하나의 칩에서 모두 지원한다는 점이다. PBR은 스위치를 원하는 형태로 자유롭게 연결해 데이터 이동 경로를 단축하는 핵심 기능이다. 파네시아는 PBR 기능을 통해 구축한 패브릭 상에서 장치들이 CPU 개입을 최소화하며 직접 데이터를 주고받는 '다이렉트 P2P(Direct Peer-to-Peer)' 통신을 구현해 효율을 극대화했다.</p> <p contents-hash="14662342f0bb271ed6f2f31b26a9064ce87096cb6e45869faf3ae4994004f579" dmcf-pid="G1zyEUkLNz" dmcf-ptype="general">또한 스위치 간 연결을 돕는 캐스케이딩(Cascading) 기능을 제공해 지연시간이 긴 이더넷 네트워크를 거치지 않고도 여러 랙에 장착된 수천 개 이상 장치를 단일 패브릭으로 묶을 수 있다. </p> <p contents-hash="8754cc6775e058bf5bb93fdcac2d43b4f2895fe6e8069f13eb0755468485cbb3" dmcf-pid="HtqWDuEoA7" dmcf-ptype="general">데이터 이동 성능을 높이기 위한 규격도 충족했다. 모든 CXL 서브 프로토콜을 지원해 장치 간 캐시 일관성을 보장하고 불필요한 데이터 복사를 방지한다. PCIe 6세대의 64GT/s 전송 속도도 완벽히 지원한다. </p> <p contents-hash="fd85fb8e8c9ca8b72a4fa82a0968c6986a9a6d5b8d4013b2dbfb792384118313" dmcf-pid="XFBYw7DgAu" dmcf-ptype="general">칩 내부에 자체 설계한 저지연 컨트롤러와 설계자산(IP)을 적용한 점도 특징이다. CXL 구조에 최적화된 해당 컨트롤러는 두 자릿수 나노초(ns) 수준 지연시간을 달성해 스위치 및 시스템 전반의 응답 속도를 높인다. 컨트롤러 로직은 설계 변형이 자유로워 고객사 요구사항에 맞춘 맞춤형(커스텀) 솔루션 확장에도 유리하다. </p> <p contents-hash="f74daae199d57a2f4c8fb73707000282f3fd390303856b57dad26265969b44b7" dmcf-pid="Z3bGrzwaNU" dmcf-ptype="general">전화평 기자(peace201@zdnet.co.kr)</p> </section> </div> <p class="" data-translation="true">Copyright © 지디넷코리아. 무단전재 및 재배포 금지.</p> 관련자료 이전 ‘실리콘밸리 유니폼’으로 통했던 운동화 회사, ‘AI 기업’ 변신 선언 04-16 다음 “미토스 등장, 거대 위기이자 기회”…산·학·연·관 ‘보안 패러다임 전환’ 한목소리 04-16 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
