삼성전자 "HBM5서 GAA 2나노 적용, 전작 대비 동작 속도 50% 이상 높일 것" 작성일 07-27 37 목록 <div id="layerTranslateNotice" style="display:none;"></div> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="8VLnMYyOTX"> <figure class="figure_frm origin_fig" contents-hash="bd0da1c5e3afb8fee5886c0b3f7566ee7242954120748b7200ec35db8547837e" dmcf-pid="6foLRGWIhH" dmcf-ptype="figure"> <p class="link_figure"><img class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202607/27/552796-pzfp7fF/20260727143214875zqfy.jpg" data-org-width="640" dmcf-mid="40V2zDkLTZ" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202607/27/552796-pzfp7fF/20260727143214875zqfy.jpg" width="658"></p> </figure> <p contents-hash="57e744955e284a9d25530597f2fc575be1b9c4933b0cb1a7a2e5dd22e430f076" dmcf-pid="P8agdXGhhG" dmcf-ptype="general">[디지털데일리 고성현기자] 삼성전자가 고대역폭메모리(HBM) 성능을 좌우하는 베이스 다이에 파운드리 선단 공정을 적용하며 AI 메모리 경쟁력 강화에 나섰다. HBM4에 이어 차세대 HBM5에는 2나노(GAA) 공정을 적용해 성능과 전력 효율을 더욱 높인다는 계획이다.</p> <p contents-hash="e6c0919c7af26577425ea235891c87162ae3e48c4e37caf02578c2ef10c372c9" dmcf-pid="Q6NaJZHlTY" dmcf-ptype="general">27일 삼성전자 반도체 뉴스룸은 최근 구자흠 파운드리사업부 기술개발실장 부사장과의 인터뷰에서 HBM4·HBM4E에 적용된 베이스 다이 기술과 향후 파운드리 전략을 공개했다.</p> <p contents-hash="03d736ba5f3ed6295eb4bdd77e9a93cc2fbb1128407b3652c336ccab081c2393" dmcf-pid="xPjNi5XSlW" dmcf-ptype="general">베이스 다이는 HBM 적층 구조에서 코어 다이 아래에 위치하는 로직 칩이다. GPU와 CPU 등 외부 프로세서와 HBM을 연결하는 역할을 담당한다. 삼성전자는 HBM4부터 메모리 공정 대신 파운드리 4나노 4세대 공정을 적용해 성능과 전력 효율을 높였다.</p> <p contents-hash="fb088ba2b00d442308b24bad37c019ea177a4198ab24140f34c777536316ab1d" dmcf-pid="yvp0ZnJ6Ty" dmcf-ptype="general">구자흠 부사장은 "4나노 4세대 공정은 양산 3년 차에 접어들며 성능과 수율이 충분히 검증된 공정"이라며 "설계 목적에 따라 속도와 면적을 최적화할 수 있는 다양한 설계 옵션을 제공하는 것이 경쟁력"이라고 설명했다.</p> <p contents-hash="d2f7f3dc5df2f0445e60e981e64e88878a044354d7808cbb879b6d1205f5f797" dmcf-pid="WTUp5LiPCT" dmcf-ptype="general">HBM4E에는 이러한 공정을 바탕으로 고집적·고성능 소자를 적용해 14Gbps 이상의 동작 속도를 구현했다. 금속 배선 구조도 최적화해 전력 소모와 발열을 줄였다.</p> <p contents-hash="22629861dd0feeab270aabe5bd18e2c3777e334bdd1bede3274fb6968ca28eae" dmcf-pid="YyuU1onQCv" dmcf-ptype="general">삼성전자는 메모리와 파운드리, 패키징을 모두 자체 수행하는 턴키 체계를 HBM 경쟁력의 강점으로 꼽았다. 설계 단계부터 각 조직이 공동으로 최적화를 진행해 성능과 수율을 높이고 개발 기간을 단축할 수 있다는 설명이다.</p> <p contents-hash="b2776ae4b90563488bf5cb4532bf360c6f89d21c21eba3c4161fdf78fd81ab75" dmcf-pid="GW7utgLxyS" dmcf-ptype="general">차세대 HBM5에는 한 단계 더 진화한 공정을 적용한다. 구 부사장은 "HBM5는 HBM4E보다 동작 속도를 50% 이상 높여야 할 것으로 예상된다"며 "베이스 다이에 GAA 구조의 2나노 공정을 적용하고 TSV 집적도도 높일 계획"이라고 밝혔다.</p> <p contents-hash="fb5343452a302f9f188ea786838665f0748f9bbf9bb4f8af883c184f0641fada" dmcf-pid="HYz7FaoMhl" dmcf-ptype="general">삼성전자는 AI 반도체 확산에 맞춰 파운드리 사업도 모바일 중심에서 AI·고성능컴퓨팅(HPC), 자동차, 로보틱스 등으로 확대하고 있다. 현재 2나노 1세대 공정을 양산 중이며, 올해 하반기에는 성능과 수율을 개선한 2나노 2세대 공정 기반 모바일 제품 양산을 시작할 예정이다.</p> <p contents-hash="1ce56fa1686bd16e4f7433dd2feeebdf8d4f36dc634679b6aec4320b8a9a10ab" dmcf-pid="XGqz3NgRTh" dmcf-ptype="general">또 HBM과 첨단 패키징을 결합한 원스톱 솔루션을 강화하는 한편 실리콘 포토닉스와 CPO(Co-Packaged Optics), eMRAM, RF 등 차세대 공정 기술도 확대해 AI 반도체 시장 공략을 이어갈 방침이다.</p> <p contents-hash="6898da5f9168b6d1fe09dde1b96a62e84a3027b8344503b9801219aa729a93ae" dmcf-pid="ZHBq0jaeCC" dmcf-ptype="general">구 부사장은 "4나노 기반 HBM4 베이스 다이에서 확보한 기술 경쟁력을 바탕으로 HBM5에도 2나노 공정을 선제 적용해 기술 리더십을 이어갈 것"이라고 말했다.</p> </section> </div> <p class="" data-translation="true">Copyright © 디지털데일리. All rights reserved. 무단 전재 및 재배포 금지.</p> 관련자료 이전 '꿈의 현미경' 한국새빛가속기 첫삽…멀티모달 연구시대 연다 07-27 다음 과기정통부, AMD와 AI반도체 협력…"이기종 컴퓨팅 인프라 구축" 07-27 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
