TSMC, 인텔 EMIB 닮은 패키징 기술 개발 추진… “추격 차단 목적” 작성일 08-03 28 목록 <div id="layerTranslateNotice" style="display:none;"></div> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="WRWhm51yoP"> <figure class="figure_frm origin_fig" contents-hash="b53fbe00eaf0640671f9bfe172fc9cd36f4abd4bb39a4e2fa402cc7ce2cbba99" dmcf-pid="YeYls1tWk6" dmcf-ptype="figure"> <p class="link_figure"><img alt="TSMC 로고./로이터연합뉴스" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/03/chosunbiz/20260803150147550tyay.jpg" data-org-width="3500" dmcf-mid="yaFHT7ztgQ" dmcf-mtype="image" height="auto" src="https://img1.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/03/chosunbiz/20260803150147550tyay.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> TSMC 로고./로이터연합뉴스 </figcaption> </figure> <p contents-hash="1e780575e5eb75e6e0f145e1cadd9d1a9f802e46ac5fa9ba1a85128691b518a6" dmcf-pid="GdGSOtFYk8" dmcf-ptype="general">대만 파운드리(반도체 위탁생산) 업체 TSMC가 인텔의 ‘임베디드 멀티다이 인터커넥트 브리지(Embedded Multi-die Interconnect Bridge·EMIB)’와 유사한 첨단 패키징 기술 개발에 나선 것으로 알려졌다. 인공지능(AI) 반도체 수요 급증으로 기존 패키징 기술인 CoWoS 공급이 고객 수요를 따라가지 못하자, 인텔로 주문이 분산되는 것을 막기 위한 대응으로 풀이된다.</p> <p contents-hash="5c846849dcad648ee941ad4245fdff5d92ef17dea18ebbc830aee49f86e868ce" dmcf-pid="Ho1YSUu5a4" dmcf-ptype="general">3일 연합보와 자유시보 등 대만 매체는 업계 소식통을 인용해 TSMC가 대만 반도체 기판 업체 킨서스(Kinsus Interconnect Technology)와 함께 새로운 패키징 구조를 개발하고 있다고 보도했다. 킨서스는 연구개발 단계의 기술을 양산 가능한 구조로 전환하는 작업을 지원하는 것으로 전해졌다.</p> <p contents-hash="9abc95dcf871049bdfe9098454c1498d522bbc2819c5603a75f6e87aa4fdf2a2" dmcf-pid="XgtGvu71cf" dmcf-ptype="general">킨서스는 고성능 반도체용 집적회로(IC) 기판을 생산하는 업체다. 엔비디아와 TSMC의 CoWoS 공급망에 참여하며 AMD와 마이크론 등에도 기판을 공급하는 것으로 알려졌다. CoWoS는 그래픽처리장치(GPU)나 AI 가속기와 고대역폭메모리(HBM)를 중간 연결판인 인터포저 위에 배치한 뒤 패키지 기판과 결합하는 기술이다. 여러 칩 사이의 데이터 이동 거리를 줄여 처리 속도와 전력 효율을 높일 수 있지만, 패키지 크기가 커질수록 인터포저 제작과 조립 공정이 복잡해진다.</p> <p contents-hash="97c910352b7cb148dca26b36d09b6b3fda91475179dfb4ce8e91e9480674172f" dmcf-pid="ZaFHT7ztNV" dmcf-ptype="general">인텔의 EMIB는 패키지 전체를 덮는 대형 실리콘 인터포저 대신 칩 사이를 연결해야 하는 부분에만 소형 실리콘 브리지를 삽입한다. 인텔은 EMIB가 2017년부터 양산에 적용됐으며, 차세대 EMIB-T에는 전력 공급을 개선하기 위한 실리콘관통전극(TSV)을 추가했다고 설명한다.</p> <p contents-hash="dc697ec8cc1e82066fcc27d6e8996b8034f3ee601e9dd6b11c9f1d587bf184cb" dmcf-pid="5N3XyzqFj2" dmcf-ptype="general">TSMC가 새 패키징 구조를 검토하는 배경에는 CoWoS 공급 부족이 꼽힌다. 웨이저자 TSMC 회장 겸 최고경영자(CEO)는 지난달 16일 실적 발표에서 패키징 생산 능력 부족이 고객사의 성장까지 제한하고 있다며, 다른 업체가 추가 공급 능력을 제공하는 것을 환영한다고 밝혔다.</p> <p contents-hash="7e49c5f2032dfc46fbe1d79ac90cfb1c22cff5206baf5a3ebf1a430d11266191" dmcf-pid="1j0ZWqB3c9" dmcf-ptype="general">대만 반도체 설계업체 미디어텍은 TSMC의 CoWoS와 인텔의 EMIB를 모두 지원하고 고객이 기술을 선택하도록 하고 있다. 로이터는 미디어텍이 구글을 위해 설계하는 맞춤형 AI 반도체에 인텔 EMIB를 적용하는 방안을 검토 중이라고 보도했다. 업계 일각에서는 CoWoS의 주문부터 납품까지 걸리는 기간이 52~78주로 늘었고, 생산 일정도 2027년까지 상당 부분 찬 것으로 보고 있다.</p> <p contents-hash="bf537686a701230b5e43eac6d884643e107c516be8f92657be54c161831bba72" dmcf-pid="tAp5YBb0cK" dmcf-ptype="general">TSMC는 패키징 생산 능력 확대도 병행하고 있다. 회사는 올해 자본지출(CapEx) 계획을 600억~640억달러로 높였다. 이 중 10~20%를 첨단 패키징과 테스트, 마스크 제작 등에 투입할 예정이다. 대만에는 향후 수년간 첨단공정·패키징 공장 13곳을 건설할 계획이다.</p> <p contents-hash="596c3e41b532b57a72a8b349ea88e2e7731e989db4a85faf56a714c3e9be1c73" dmcf-pid="FcU1GbKpgb" dmcf-ptype="general">- Copyright ⓒ 조선비즈 & Chosun.com -</p> </section> </div> <p class="" data-translation="true">Copyright © 조선비즈. 무단전재 및 재배포 금지.</p> 관련자료 이전 스마트폰 하나로 철도 승차감 실시간 측정…선로 이상 구간도 찾는다 08-03 다음 오픈AI 차세대 모델 ‘아스트라’ 윤곽…“280만원어치 API 토큰으로 수학난제 해결” 08-03 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
