中 화웨이 반도체 총괄 “엔비디아식 반도체 기술 개발 한계 부딪힐 것” 작성일 08-05 28 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">“칩 커질 수록 비용·전력·발열 부담 커져“<br>화웨이, 공정 미세화 대신 ‘칩 쌓기’에 도전</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="6SLjjgaet8"> <figure class="figure_frm origin_fig" contents-hash="a2ce28205338b49bfd6fb80e88060b5a1565facccb4d4c48a7c4c00efda0f3c7" dmcf-pid="PvoAAaNd54" dmcf-ptype="figure"> <p class="link_figure"><img alt="지난달 중국 상하이에서 열린 세계인공지능대회의 화웨이 부스. /AFP 연합뉴스" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/05/chosun/20260805171510091eytx.jpg" data-org-width="5000" dmcf-mid="8kMhhOIk16" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/05/chosun/20260805171510091eytx.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 지난달 중국 상하이에서 열린 세계인공지능대회의 화웨이 부스. /AFP 연합뉴스 </figcaption> </figure> <p contents-hash="bd27ab2068050b5242269f901b09d75ffbb51df1fce11b75a9b83509d7236242" dmcf-pid="QTgccNjJtf" dmcf-ptype="general">중국 반도체 자립을 이끄는 화웨이의 랴오헝(廖恒) 반도체 수석 과학자가 엔비디아를 비롯한 서방 반도체 기업의 기술 개발 방식이 결국 물리적 한계에 부딪힐 것이라고 주장했다. 랴오는 2016년 화웨이의 반도체 자회사 하이실리콘에 합류해 인공지능(AI) 칩 어센드 910·950을 설계한 핵심 인물이다.</p> <p contents-hash="1a438af5d63361568d75a8bce2bcf581c5edf34cddce31d73f6f1e6c10337876" dmcf-pid="xyakkjAiZV" dmcf-ptype="general">랴오는 최근 중국 테크 전문 인터뷰 프로그램에 나와 “연산 다이를 키우고 주변에 더 많은 고대역폭 메모리(HBM)를 붙이는 방식은 한계가 있다”며 “업계는 계속 진전하고 있지만 물리적 한계를 넘으면 눈사태가 올 것”이라고 했다.</p> <p contents-hash="52dae09721ab4783ac728232752e28e3438340731c8bcdfcd99e12b12e98894c" dmcf-pid="ydubbzqFZ2" dmcf-ptype="general">엔비디아는 첨단 미세 공정으로 만든 대형 칩과 HBM을 하나의 패키지에 결합해 AI 반도체 성능을 높이고 있다. 하지만 칩이 커지고 HBM이 늘어날수록 제조 비용과 전력 소비, 발열 등 부담도 커져 머지않아 한계에 봉착할 것이라는 주장이다. 그는 엔비디아의 방식을 두고 “앞으로 1~2세대, 어쩌면 3세대까지 가능하겠지만 4세대까지 이어가기는 어려울 가능성이 크다”고 했다.</p> <p contents-hash="392be62422429676f83ecd3b75babedfb02439a9d3dbb29cf5fe5498c23fa2ae" dmcf-pid="WJ7KKqB3H9" dmcf-ptype="general">이 같은 주장은 미국의 수출 규제로 미세 공정을 구현할 수 없는 화웨이의 반도체 기술 방향성과 맞닿아 있다. 중국은 미국의 제재로 최첨단 반도체 생산에 필요한 네덜란드 ASML의 극자외선(EUV) 노광장비를 확보할 수 없다. HBM과 반도체 설계 소프트웨어, 첨단 제조 장비도 미국의 수출 통제를 받고 있다. 미세 공정과 단일 칩 성능에서 엔비디아·TSMC를 단기간에 따라잡기 어려운 만큼 아예 경쟁의 기준을 바꾸겠다는 것이다.</p> <p contents-hash="3fc3f551741df2ff5fcd0278029847dd5ec1229c7b77ed145017af48f46d0081" dmcf-pid="Yiz99Bb0YK" dmcf-ptype="general">화웨이가 제시한 대안은 ‘타우(τ) 스케일링 법칙’이다. 트랜지스터 크기를 줄이는 기존 무어의 법칙과 달리 칩과 시스템 안에서 신호가 이동하는 시간을 줄여 성능을 높이겠다는 개념이다. 화웨이는 앞서 ‘로직폴딩’이라는 기술을 통해 종이를 접듯 회로를 쌓아 올려 배선 길이를 줄이고, 데이터 이동 속도와 전력 효율을 높이겠다는 구상을 밝혔다. 랴오는 “무어의 법칙은 16나노 또는 7나노부터 경제적 이점이 이미 멈췄고, 트랜지스터당 비용은 오히려 비싸졌다”며 “문제를 바꾸면 답도 달라질 수 있다”고 했다.</p> <p contents-hash="403b2d7bbd830a17a8e2dc98e1172fe35d88e4f4c4849d17e3e40a95d2e33a51" dmcf-pid="Gnq22bKp1b" dmcf-ptype="general">그는 중국 AI의 발전 방향으로 ‘효율화’를 제시했다. 첨단 칩이 부족한 만큼, 적은 연산 자원으로 높은 성능을 내는 모델 개발에 집중해야 한다는 것이다. 랴오는 화웨이와 엔비디아의 연산 자원 차이를 각각 ‘100㎡짜리 아파트’와 ‘400㎡짜리 빌라’에 비유하며 “연산 자원이 부족하면 모든 공간을 최대한 활용해야 한다”고 말했다.</p> </section> </div> <p class="" data-translation="true">Copyright © 조선일보. 무단전재 및 재배포 금지.</p> 관련자료 이전 NASA, 태양폭풍 예보 첫 시험서 오차 30분 이내로…“증기기관→내연기관급 변화” 08-05 다음 ‘절친’ 김동관·정기선, 승계 본격화에 서로 다른 고민 08-05 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
