포스텍·삼성전자, 3D 낸드(NAND) 반도체 한계 넘는 기술 개발 작성일 08-07 41 목록 <div id="layerTranslateNotice" style="display:none;"></div> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="zSG9m92usR"> <p contents-hash="a00eeb4c12e7adecbb3abcf9670b2aac35ded0406d3965f88e93acb264a944a4" dmcf-pid="qvH2s2V7sM" dmcf-ptype="general">스마트폰에 사진 수만 장을 담는 비결은 데이터 저장 공간을 아파트처럼 위로 쌓아 올리는 기술에 있다. 국내 연구진이 이 '메모리 아파트'의 엘리베이터 길을 방해하던 반도체 결정에 내비게이션을 달아 차세대 메모리 반도체 성능을 높일 기술을 개발했다.</p> <p contents-hash="45e9d42f00b0e201142f483a3b6c328f81cbe977ab1b0012a4485828e93de96e" dmcf-pid="BTXVOVfzIx" dmcf-ptype="general">포스텍(POSTECH)은 황현상 신소재공학과·반도체공학과 교수, 신소재공학과 통합과정 권오혁 씨 연구팀이 삼성전자 반도체연구소·메모리사업부와의 공동 연구를 통해 '3D 낸드(NAND)' 채널 내부 실리콘 결정의 성장 방향을 제어하는 기술을 개발했다고 7일 밝혔다.<br></p> <figure class="figure_frm origin_fig" contents-hash="523fba21e64d55caa6f1b8513e3f01b52738a264e99acdc5cc48f4feb32a85c3" dmcf-pid="byZfIf4qsQ" dmcf-ptype="figure"> <p class="link_figure"><img alt="황현상 포스텍 교수(왼쪽)와 통합과정 권오혁 씨" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/07/etimesi/20260807084309984ywis.jpg" data-org-width="700" dmcf-mid="u2Ko1ogRsd" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/07/etimesi/20260807084309984ywis.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 황현상 포스텍 교수(왼쪽)와 통합과정 권오혁 씨 </figcaption> </figure> <p contents-hash="0e118c3fed357588dfc4015b7cdb0b28267f2e440e6369e04717ae9e290f0768" dmcf-pid="KW54C48BIP" dmcf-ptype="general">'낸드'는 전원이 꺼져도 데이터가 유지되는 저장용 반도체로 스마트폰과 USB 메모리 등에 쓰인다. 더 많은 데이터를 저장하기 위해 정보를 저장하는 셀을 수백 층까지 쌓은 구조가 '3D 낸드'다. 층이 높아질수록 데이터를 전달하는 수직 통로인 '실리콘' 채널도 길어진다. 문제는 채널을 이루는 실리콘 결정이다. 실리콘은 여러 개의 작은 결정이 모여 형성되는데, 결정과 결정 사이의 경계는 전류 흐름을 방해하는 걸림돌이 된다. 채널이 길어질수록 이런 경계가 늘어나 전기 저항이 커지고, 데이터 처리 속도가 떨어진다.</p> <p contents-hash="155e8368c5e4b25beb91ed8a2e563f46fb026d2d72655969041b8ccb8ac3d559" dmcf-pid="9Y18h86bD6" dmcf-ptype="general">이 문제를 풀 열쇠로 주목받아 온 기술이 '금속 유도 측면 결정화(MILC)'다. 니켈(Ni)을 촉매로 사용해 비교적 낮은 온도에서 고품질 실리콘 결정을 만들 수 있지만 결정이 자라는 방향을 제어하기 어렵다는 한계가 있었다. MILC 과정에서 형성되는 바늘 모양 결정인 '위스커'가 제각각 다른 방향으로 자라 서로 부딪히면 성장이 멈추고, 니켈이 채널 안에 남게 된다. 이 때문에 긴 채널 전체에 전류가 잘 흐를 수 있는 균일한 결정 통로를 만들기 어려웠다.<br></p> <figure class="figure_frm origin_fig" contents-hash="916dddad39728ed4383e3f89331c76ca684ceb25fbd9e22dcac0e629f62f794f" dmcf-pid="2Gt6l6PKE8" dmcf-ptype="figure"> <p class="link_figure"><img alt="시드층 전사 공정과 3D NAND 채널의 방향 제어 결정화 이미지" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/07/etimesi/20260807084311309ffzk.jpg" data-org-width="645" dmcf-mid="77JI2ICEme" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/07/etimesi/20260807084311309ffzk.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 시드층 전사 공정과 3D NAND 채널의 방향 제어 결정화 이미지 </figcaption> </figure> <p contents-hash="96e04b0667d257d79e800bf4061d453df9a9cf4b394f33e52fc2b9f85a9069d2" dmcf-pid="VHFPSPQ9r4" dmcf-ptype="general">연구팀은 결정이 자라기 시작하는 출발점에 주목했다. 먼저 실리콘 기판 위 니켈 박막에 '마이크로웨이브 어닐링(MWA)'을 적용해 결정 성장 방향을 유도하는 시드층을 만들었다. 전자레인지가 음식 속 물 분자에만 선택적으로 열을 전달하듯, MWA도 니켈과 실리콘이 맞닿은 부분에만 에너지를 집중적으로 전달한다. 덕분에 기판 전체를 가열하지 않고도 결정이 일정한 방향으로 균일하게 정렬된 시드층을 낮은 온도에서 형성할 수 있다.</p> <p contents-hash="dc9740eb52cc4280b28605a22c71c18f91e99179783aea2aa3d7733e69a7e5e5" dmcf-pid="fX3QvQx2Ef" dmcf-ptype="general">연구팀은 이 층을 3D 낸드 채널 표면에 적용했다. 그 결과, 결정은 방향이 정해진 시드층을 따라 성장했고, 위스커도 무작위로 퍼지지 않고 한 방향으로 길게 이어졌다. 연구팀은 이를 실제 155단 3D 낸드 구조(채널 깊이 약 6.5㎛)에 적용해 채널 위부터 아래 끝까지 균일하게 정렬된 결정을 구현하는 데 성공했다.</p> <p contents-hash="045acd5a9bf9ca308732927cb5a558ccabbd7454a23b0e4adb9362f83886f441" dmcf-pid="4Y18h86bwV" dmcf-ptype="general">황현상 교수는 “적층 수가 늘어나는 차세대 3D 낸드에서도 채널 전체를 균일하게 결정화할 수 있는 실질적인 해법을 제시했다”라고 했다. 제1저자인 권오혁 씨는 “무작위였던 결정 성장에 방향성을 부여해 위스커 충돌과 니켈 포획이라는 MILC의 고질적인 문제를 해결했다”라며 “고단수 3D 낸드의 채널 저항 문제를 푸는 핵심 기술이 될 것으로 기대한다”고 밝혔다.</p> <p contents-hash="f72bd7b44a3ce12c1d09561b70801ea1387938d0c057ac13e6e807d9bd9540ad" dmcf-pid="8Gt6l6PKs2" dmcf-ptype="general">삼성전자의 산학 공동 연구 지원을 받아 수행된 이번 연구는 반도체 분야 최고 권위 학회 '2026 IEEE 국제 VLSI 기술 및 회로 심포지엄(IEEE Symposium on VLSI Technology and Circuits)'에서 발표됐으며, 국제 학술지 '네이처 일렉트로닉스'의 'Research Highlights'에 선정되며 성과를 인정받았다.</p> <p contents-hash="f4d622ae14b82c35c858a5b92d9576693ed4509fc89c62131a6429b5737d3d65" dmcf-pid="6HFPSPQ9w9" dmcf-ptype="general">포항=정재훈 기자 jhoon@etnews.com</p> </section> </div> <p class="" data-translation="true">Copyright © 전자신문. 무단전재 및 재배포 금지.</p> 관련자료 이전 시메오네 감독과 첫 만남…이강인 드디어 ATM 합류 08-07 다음 대한체육회, 제8회 국제경기대회 포럼 개최…국제대회 유치·개최 역량 및 협력 네트워크 강화 08-07 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
