쌓을수록 느려지는 3D 낸드…실리콘 결정 제어로 속도 높인다 작성일 08-07 18 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">포스텍</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="P02nJckLdp"> <figure class="figure_frm origin_fig" contents-hash="b53b2655f14e0ec04c9f4776ee0a8273f57218dc94e9a597682b2ff34c75cff7" dmcf-pid="QpVLikEod0" dmcf-ptype="figure"> <p class="link_figure"><img alt="3D 낸드의 셀 적층 수가 많아질수록 발생하는 성능 저하 문제를 해결할 기술이 개발됐다. ChatGPT 생성 이미지" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/07/dongascience/20260807144011042hfmw.png" data-org-width="680" dmcf-mid="8SwGW30Hnu" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/07/dongascience/20260807144011042hfmw.png" width="658"></p> <figcaption class="txt_caption default_figure"> 3D 낸드의 셀 적층 수가 많아질수록 발생하는 성능 저하 문제를 해결할 기술이 개발됐다. ChatGPT 생성 이미지 </figcaption> </figure> <p contents-hash="388d99ce4f0c9c1db143b38924b94b10d206195150168f60a94389864b0b5a29" dmcf-pid="xUfonEDgM3" dmcf-ptype="general">더 많은 데이터를 저장하기 위해 메모리 반도체를 높게 쌓을 때 나타나는 성능 저하를 해결할 기술이 개발됐다. 적층 수가 많아지는 차세대 '3D 낸드'의 읽기 속도와 동작 신뢰성을 높이는 데 활용될 것으로 기대된다.</p> <p contents-hash="21b7573a2b24e2de34ab8b257197ad3303629b69e72f6da1435d5a6c0e5c9df6" dmcf-pid="yACt5zqFdF" dmcf-ptype="general"> 포스텍은 황현상 신소재공학·반도체공학과 교수팀이 삼성전자 반도체연구소·메모리사업부와 함께 3D 낸드 채널 내부 실리콘 결정 성장 방향을 제어하는 기술을 개발했다고 7일 밝혔다. 연구결과는 국제학회 '2026 IEEE 국제 VLSI기술·회로 심포지엄'에서 지난 6월 발표됐으며 국제학술지 '네이처 일렉트로닉스'의 '리서치 하이라이트'에 선정됐다.</p> <p contents-hash="dc839acc001d82441fd3e8d9a320fdaff98601cab45ea1a721c8b43c4051c829" dmcf-pid="WchF1qB3Jt" dmcf-ptype="general"> 낸드는 전원이 꺼져도 데이터가 유지되는 저장용 반도체로 스마트폰과 USB 메모리 등에 활용된다. 3D 낸드는 더 많은 데이터를 저장하기 위해 정보를 저장하는 '셀'을 수백 층까지 수직으로 쌓은 구조다.</p> <p contents-hash="3cf8e869f4d701d4fdabfa1001bc376667db4dd0a64fb704be8171c64828415a" dmcf-pid="Ykl3tBb0d1" dmcf-ptype="general"> 적층 수가 늘어나면 데이터를 전달하는 실리콘 채널이 길어진다. 실리콘은 여러 개의 작은 결정이 모여 형성된다. 각 결정 사이 경계는 전류 흐름을 방해한다. 채널이 길어질수록 결정 경계가 늘어나 전기 저항이 커지고 데이터 읽기 속도가 떨어진다.</p> <p contents-hash="016f346f8e26a73d7fe90eb48ed48d3f9867d0353c5d5dc1d8f3e9e1e4ce15e2" dmcf-pid="GES0FbKpi5" dmcf-ptype="general"> 학계는 '금속 유도 측면 결정화(MILC)' 기술에 주목했다. MILC는 니켈을 촉매를 이용해 실리콘 결정을 길게 성장시켜 결정 경계 수를 줄이는 결정화 기술이다.</p> <p contents-hash="c56bf1ec53ae961565adb6a333d888780447fe0684788155504b7c56f6f6e2a3" dmcf-pid="HMNlCHXSLZ" dmcf-ptype="general"> 기존 MILC 공정에서는 바늘 모양 결정인 '위스커'가 제각기 다른 방향으로 자란다. 위스커끼리 충돌하면 결정 성장이 멈추고 니켈이 채널 안에 남아 채널 전체를 균일하게 결정화하기 어렵다.</p> <p contents-hash="8d7d92230e6c182ec6ebf677a54db9900a6ec318796fc30558d93c40af14eac0" dmcf-pid="XRjShXZvnX" dmcf-ptype="general"> 연구팀은 결정이 자라기 시작하는 출발점에 주목했다. 실리콘 기판 위 니켈 박막에 전자파 에너지를 가하는 '마이크로웨이브 어닐링(MWA)' 기술을 적용해 결정 성장 방향을 유도하는 '시드층'을 만들었다.</p> <p contents-hash="a922969936f64f829e56b0279e7bbb00131be825a8e766a173b829eb59272fb2" dmcf-pid="ZeAvlZ5TdH" dmcf-ptype="general"> MWA은 특정 화학 결합에만 에너지를 선택적으로 전달해 낮은 기판 온도에서 반응을 촉진하는 열처리 기술이다. 연구팀은 니켈과 실리콘이 맞닿은 부분에 에너지를 집중시켜 낮은 온도에서도 균일한 결정이 형성되도록 설계했다.</p> <p contents-hash="6e64a16481e049a4d4f1faeead7b3c877fe99235ad429efa3f4f9b0eaaa25640" dmcf-pid="5dcTS51yRG" dmcf-ptype="general"> 연구팀이 개발한 시드층을 3D 낸드 채널 표면에 적용하자 결정이 시드층 방향을 따라 성장했다. 위스커는 무작위로 퍼지지 않고 채널 축 방향으로 나란히 이어졌다. 연구팀은 실제 155단의 3D 낸드 구조에 적용해 채널 전체에 균일하게 정렬된 결정을 형성하는 데 성공했다.</p> <p contents-hash="185ba57da90d2fb7a27528fe8df9e76b8778e97be1708226a0d8e1b7b4cfed57" dmcf-pid="1Jkyv1tWnY" dmcf-ptype="general"> 황현상 교수는 "적층 수가 증가하는 차세대 3D 낸드에서 채널 전체를 균일하게 결정화할 수 있는 실질적인 해법을 제시했다"고 말했다. 권오혁 신소재공학과 통합과정생은 “무작위였던 결정 성장에 방향성을 부여해 위스커 충돌과 니켈 포획이라는 MILC의 고질적인 문제를 해결했다”며 “고단수 3D 낸드의 채널 저항 문제를 푸는 핵심 기술이 되기를 기대한다”고 말했다.</p> <p contents-hash="053cddc8272bbd863972e20a4a3e7213b202588bb3bd0f970453d912309182a1" dmcf-pid="tiEWTtFYJW" dmcf-ptype="general"> <참고 자료><br> doi.org/10.1109/VLSITechnologyandCir65830.2026.11577362</p> <figure class="figure_frm origin_fig" contents-hash="bf34e6a47c7d21fc1f0c43291cc5cbec6bef625c0db14fdf16496a799f7b0436" dmcf-pid="FnDYyF3GJy" dmcf-ptype="figure"> <p class="link_figure"><img alt="왼쪽부터 황현상 교수, 권오혁 신소재공학과 통합과정생. 포스텍 제공" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/07/dongascience/20260807144012347gnvo.png" data-org-width="680" dmcf-mid="602nJckLJU" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/07/dongascience/20260807144012347gnvo.png" width="658"></p> <figcaption class="txt_caption default_figure"> 왼쪽부터 황현상 교수, 권오혁 신소재공학과 통합과정생. 포스텍 제공 </figcaption> </figure> <p contents-hash="a384c8b5dbddbad652e40fcef469b91edf7b36c54fc310f2afbfceeb11107f3d" dmcf-pid="3LwGW30HdT" dmcf-ptype="general">[문혜원 기자 moony@donga.com]</p> </section> </div> <p class="" data-translation="true">Copyright © 동아사이언스. 무단전재 및 재배포 금지.</p> 관련자료 이전 카카오, 러시아에 '카카오톡' 상표 출원… 텔레그램·왓츠앱 틈새시장 노린다 08-07 다음 크레딧코인 기반 펭귄스왑, ‘미니니’ 활용한 $MINI 첫 런치패드 진행 08-07 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
