[테크서밋 2026]램리서치, “AI 반도체 미세화 한계, '건식 솔루션' 활용한 '단일 패터닝 공정'으로 돌파” 작성일 10-28 37 목록 <div id="layerTranslateNotice" style="display:none;"></div> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="uUl7Ae1yDA"> <figure class="figure_frm origin_fig" contents-hash="1024fc8a7a08374a8cd99d4e829567f873559cf9827c87bb56ad5f6b534fe522" dmcf-pid="7uSzcdtWEj" dmcf-ptype="figure"> <p class="link_figure"><img alt="전자신문 테크 서밋 2026이 28일 서울 여의도 콘래드 호텔에서 열렸다. 고영성 램리서치코리아 부사장이 '미세 회로 공정의 주요 난제 해결'을 주제로 발표하고 있다. 김민수기자 mskim@etnews.com" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202610/28/etimesi/20261028170256753kawq.jpg" data-org-width="700" dmcf-mid="UiBLZhx2mc" dmcf-mtype="image" height="auto" src="https://img1.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202610/28/etimesi/20261028170256753kawq.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 전자신문 테크 서밋 2026이 28일 서울 여의도 콘래드 호텔에서 열렸다. 고영성 램리서치코리아 부사장이 '미세 회로 공정의 주요 난제 해결'을 주제로 발표하고 있다. 김민수기자 mskim@etnews.com </figcaption> </figure> <p contents-hash="5969429ff02666ff8c85fa27484e8bfb0cccf0b3b81b0844b870035e272e9a75" dmcf-pid="z7vqkJFYwN" dmcf-ptype="general">인공지능(AI) 혁신이 전 산업으로 확산되는 가운데 반도체 미세화 공정 한계를 돌파하기 위해 패터닝 공정 혁신이 필요하다는 진단이 나왔다.</p> <p contents-hash="5e200c02ed574e9a9362ee3bf0e54e58e33c1362b17eebb9a060154cd7ab2c5f" dmcf-pid="qzTBEi3GOa" dmcf-ptype="general">램리서치는 기존 습식 방식 기반 다중 패터닝 공정을 탈피해 건식 방식 기반 '단일 패터닝'을 구현하는 것을 향후 AI 반도체 양산 경쟁력을 좌우할 핵심 열쇠로 꼽았다.</p> <p contents-hash="61cf4bf29510d4a350a6f41e278d9bd4f14686f6700ba3a1b34cd4743bde3cf8" dmcf-pid="BqybDn0Hwg" dmcf-ptype="general">고영성 램리서치코리아 부사장은 28일 서울 영등포구 콘래드호텔에서 전자신문 주최로 열린 '테크서밋 2026'에서 “AI가 방대한 데이터를 더 빠르게 처리하고 저장하기 위해서는 반도체 기술 근본적인 혁신이 필수적”이라며 “로직, D램, 낸드플래시 등 주요 반도체 분야는 결국 피처 사이즈를 정밀화하고 단수를 높이며 3D 구조로 전환되는 하나의 종착지로 향하고 있다”고 말했다.</p> <p contents-hash="a1a311deef61b1812dea83a7138fa99bf96a3b28272c946eb48e1db644bea318" dmcf-pid="bBWKwLpXDo" dmcf-ptype="general">하지만 미세화가 극한에 달하면서 기술 난제도 급부상하고 있다. 그 중에서도 고 부사장은 '엣지 위치 오차(EPE)'가 가장 큰 걸림돌이라고 꼽았다. EPE는 설계된 패턴의 엣지와 실제 웨이퍼 위에 구현된 엣지 간 위치 오차를 뜻한다. 오차가 발생할 경우 합선이나 단선 등 결함으로 이어져 양산 수율을 치명적으로 떨어뜨리게 된다.</p> <p contents-hash="d33e8e2d6e38817019271d1d48d2de322e83ca0b48b92cf698acfe54f3a0db65" dmcf-pid="KbY9roUZmL" dmcf-ptype="general">EPE를 유발하는 가장 큰 원인은 선·홀 거칠기가 40~50%를 차지하고, 그 뒤를 오버레이(30~40%)가 잇는 것으로 나타났다. 업계에서도 극자외선(EUV) 노광량을 높이는 방식을 대안으로 시도했지만, 노광 시간이 길어지면 생산성이 떨어지고 비용이 급증하는 상충이 발생하는 게 한계로 꼽혔다.</p> <p contents-hash="3764c1ea66006e779f2e46c6f61b23799d68cbaa8a575520e8e9e5ba64baa0d9" dmcf-pid="9KG2mgu5sn" dmcf-ptype="general">고 부사장은 궁극적으로는 미세 패턴을 구현하는 방식으로는 복잡하고 비용이 많이 드는 다중 패터닝 대신 '단일 패터닝' 공정으로 구현하게 될 것이라고 봤다. 그래서 단일 패터닝 공정을 구현하기 위한 건식 솔루션의 역할이 중요해질 것으로 봤다.</p> <p contents-hash="6a6c83d4643dbd7330d91c05d83169572cc4caf0b3eb2053d8adb408706f0c1e" dmcf-pid="29HVsa71Di" dmcf-ptype="general">고 부사장은 “램리서치 건식 솔루션을 활용하면 1번의 노광과 1번의 식각만으로도 초미세 패턴을 안정적으로 구현할 수 있어 기존 습식 공정 방식 다중 패터닝 대비 공정 복잡도를 낮추고 비용을 15~20% 이상 절감할 수 있다”고 설명했다.</p> <p contents-hash="2dbd6b4b8abb4a3263fbff68dca1ba9ade27a598b250cbbfbe5e35957b96aad9" dmcf-pid="VOJC20EomJ" dmcf-ptype="general">싱글 패터닝을 구현하는 핵심 기술로는 기존 카본 기반 레지스트 보다 흡수력이 10배 이상 높은 금속 기반 레지스트(MOR)를 제시했다. 더 많은 광자를 투입하는 대신, 소재 효율을 극대화하는 접근이다.</p> <p contents-hash="d902cd8865994a0e289bdda6d3226d02aefcacb07c955df15ca08a6126351883" dmcf-pid="fIihVpDgrd" dmcf-ptype="general">현상 공정에서도 건식 가스를 이용하는 기술을 제안했다. 습식 방식이 표면장력 때문에 패턴이 쓰러지는 현상이 발생하는 반면, 건식 현상은 이로부터 자유롭다는 설명이다. 낮은 광자 투입으로도 거칠기가 습식 방식 대비 대비 2배 이상 개선된 것으로 나타났다.</p> <p contents-hash="da133c62d78ade3d4397d8d1ca03d72a3286edf424c32f97856766d379687bf8" dmcf-pid="4CnlfUwame" dmcf-ptype="general">또 추가적인 광자 투입 대신 플라즈마 이온 빔을 적용하면 패턴 높이 손실 없이 거칠기를 50% 이상 줄일 수 있다고 강조했다. 또 웨이퍼 휨 현상을 제어하기 위해 필름을 건식으로 후면 증착하는 기술도 오버레이 오차를 20~25% 줄이며 패턴 미세화 한계를 극복할 수 있다고 봤다.</p> <p contents-hash="18f89a857ce7e37e26aca38db14dcddd1378d5e71f6080af316e67e0a183d314" dmcf-pid="8hLS4urNwR" dmcf-ptype="general">고 부사장은 “건식 메탈 레지스트, 건식 현상, 이온 빔, 후면 증착 등 램리서치의 종합 건식 솔루션은 복잡하고 비용이 1.5~2배 이상 소요되는 다중 패터닝을 대체할 수 있다”며 “하이 NA EUV 및 차세대 공정 환경에서도 경제적인 싱글 패터닝을 성공적으로 구현해 AI 미래를 가속화하겠다”고 말했다.</p> <p contents-hash="51ba1a7a976dfe8b9f9781d5006650a930aea282b0c39c4e2f11fe91828f058e" dmcf-pid="6lov87mjOM" dmcf-ptype="general">김영호 기자 lloydmind@etnews.com</p> </section> </div> <p class="" data-translation="true">Copyright © 전자신문. 무단전재 및 재배포 금지.</p> 관련자료 이전 [테크서밋 2026]KLA, AI 시대 반도체 계측·검사 난도 ↑… “공정 제어 최적화 기술로 대응” 10-28 다음 [테크서밋 2026]LG화학, “AI 시대 경쟁력은 첨단 패키징…소재 역량 확보 집중” 10-28 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
